東京高等裁判所 昭和６１年（行ケ）６３号 判決
一 請求の原因一（特許庁における手続の経緯）、二（本願発明の要旨）及び三（審決の理由の要点）の事実は、当事者間に争いがない。
二 そこで、原告主張の審決の取消事由の存否について判断する。
１ 成立に争いのない甲第三号証及び第四号証によれば、本願発明は、アナログ信号を入力とし、加減演算乗除演算をはじめ各種の演算をマイクロコンピユータ等のプロセツサを用いて行うようにしたアナログ演算装置に関するものであつて（本願明細書第三頁第一二行ないし第一五行）、マイクロコンピユータ等のプロセツサをアナログシステムに導入する場合、プロセツサの入力側にＡ―Ｄ変換器を、出力側にＤ―Ａ変換器を設ける必要があるが、Ａ―Ｄ変換器は回路構成が複雑で価格も高価であるため、Ａ―Ｄ変換器とマイクロコンピユータとでシステムを構成すると、全体装置も複雑となり、その上高価となる欠点があり、特に入力信号が複雑になると、Ａ―Ｄ変換器を入力信号の数だけ設けるか、あるいはマルチプレクサを設け複数の入力信号をここで切換えた後、Ａ―Ｄ変換する必要があつて構成が著しく複雑となる欠点があつた（同頁第一六行ないし第四頁第一四行）との知見に基づき、アナログ信号を入力としながらもプロセツサの入力側にＡ―Ｄ変換器やマルチプレクサ等を必要とせず、したがつて、全体構成が簡単でかつ安価なアナログ演算装置を提供すること（同頁第一五行ないし第一九行）を目的として、本願発明の要旨とする構成を採用したものであることが認められる。
そして、本願発明は、その要旨とする構成により、（イ）プロセツサの入力側に高価なＡ―Ｄ変換器を設ける必要がなく、全体構成が簡単でかつ安価となる、（ロ）Ｄ―Ａ変換器自身がもつ変換誤差等がＡ―Ｄ変換時とＤ―Ａ変換時とで相殺され、精度の良いアナログ演算結果を出力できるという作用効果を奏するものであることは、当事者間に争いがない。
２ これに対し、成立に争いのない甲第二号証によれば、引用例は、前掲「パルス技術便覧」中の「５．ハイブリツド計算機」中の「５・３ ハイブリツド計算機の構成」に関する記述部分であるが、引用例には、「ハイブリツド計算機は、アナログーデイジタル両計算機とこれを結合する結合装置（リンケージ）とからなる。ここで用いる計算機は単独使用も可能な汎用形のものが用いられる場合が普通であり、リンケージは汎用形の計算機を結合することが可能なように考慮されている。リンケージの機能は計算機間で計算結果および制御信号の授受を仲介することであるから、両計算機の出力情報を互いに相手の計算機に認知可能な形式に変換する諸機能をもつている。図５・２はリンケージの構成図である。」（第一〇六一頁第八行ないし第一三行）と記載され、「図５・２ リンケージ（結合装置）構成図」（別紙図面（二）参照）が示され、さらに、「リンケージの標準的な構成を類別すると下記のとおりである。」（同頁第一三行、第一四行）として、「（ⅰ）Ａ―Ｄ系」、「（ⅱ）Ｄ―Ａ系」、「（ⅲ）制御信号系、（a）制御マーク方式、（b）制御線方式、（c）ストロープ方式」についての記載に続き、「上記のような標準的なシステムのほかに、低コスト化をねらいとした変形システムもある。図５・３はその一例で、サンプルホールド回路によりＤ―Ａ変換器数を減らした例、また図５・４はＤ―Ａ変換器とデイジタル計算機とによつてＡ―Ｄ変換作用を行なわせて、Ａ―Ｄ変換器を省略した例である。」（第一〇六二頁第一五行ないし第一八行）と記載され、「図５・３ Ｄ―Ａ系の変形システム例」及び「図５・４ Ａ―Ｄ系の変形システム例」（別紙図面（二）参照）が示されていること、前記各図面中、図５・２はリンケージ（結合装置）の全構成を示すものであるが、図５・３及び図５・４はその変形システムを理解するについて必要な部分を示す構成図であること、そして、引用例にはＤ―Ａ変換器をＡ―Ｄ変換系とＤ―Ａ変換系とに共用する旨の記載はもとより、このことを示唆する記載すら存しないことが認められる。
右認定事実によれば、引用例には、アナログーデイジタル両計算機とこれを結合する結合装置（リンケージ）とからなる標準的システムの構成として図５・２が示され、低コスト化をねらいとしたその変形システムとして、Ｄ―Ａ変換器の数を減らした例が図５・３に、Ａ―Ｄ変換器に代えてＤ―Ａ変換器を設けた例が図５・４にそれぞれの変形システムを理解するについて必要な部分の構成図の形式で示されているから、当業者であれば、低コスト化の目的を達成するために、図５・２の構成を基本として、これに図５・３のＤ―Ａ変換系の変形システム及び図５・４のＡ―Ｄ変換系の変形システムを同時に適用すると、引用例記載のものは、別紙図面（三）記載のとおり、図５・２のリンケージ（結合装置）の構成中、制御信号系をそのまゝの構成とし、その右方に図５・２の装置のＡ―Ｄ変換系に代えて図５・４のＡ―Ｄ変換系を、その左方に図５・２の装置のＤ―Ａ変換系に代えて図５・３のＤ―Ａ変換系を図示のとおり配置して構成した装置になると理解できるというべきであつて、その場合に、当業者が別紙図面（四）のような構成、特に審決認定のように、図５・４中のＤ―Ａ変換器を図５・２中のＤ―Ａ変換器と共通に使用する構成になると理解できると認め得る根拠はない。
被告は、引用例の別紙図面（二）図５・３及び図５・４は、いずれも「低コスト化をねらいとした変形」であり、そのために図５・３は「Ｄ―Ａ変換器を減らした例」、図５・４は「Ａ―Ｄ変換器を省略した例」であつて、変形システム適用の際、Ａ―Ｄ変換器を省略しておきながら、別紙図面（三）のように、あらたにＤ―Ａ変換器を増設することは、引用例記載のものの低コスト化の趣旨に反することになる旨主張する。
しかしながら、成立に争いのない甲第九号証（電子通信学会編「電子通信ハンドブツク」昭和五四年三月三〇日第一版発行）によれば、Ａ―Ｄ変換回路（Ａ―Ｄ変換器）には、比較平衡形、計数形、継続形あるいは並列形などの回路構成があるが、広く用いられている比較形Ａ―Ｄ変換回路は比較回路、制御論理回路、Ｄ―Ａ変換器で構成されるのに対し、Ｄ―Ａ変換器はこのような比較回路、制御論理回路を必要としないものであることが認められるから、Ａ―Ｄ変換器はＤ―Ａ変換器に比べて比較回路、制御回路を必要とするだけ構成が複雑であり（Ａ―Ｄ変換器がＤ―Ａ変換器より構成が複雑であることは被告の認めるところである。）、構成が複雑である分だけコストが高いものということができ（成立に争いのない甲第一〇号証((昭和六二年九月二二日付電波新聞))によれば、Ａ―Ｄ変換器は同規格のＤ―Ａ変換器に対し価格が五倍に達することが認められる。）、別紙図面（三）のとおり図５・３及び図５・４の変形システムを図５・２の装置に同時適用した結果、図５・２の装置のＤ―Ａ変換系においてＤ―Ａ変換器の数を減少させると同時に、Ａ―Ｄ変換系においてＡ―Ｄ変換器をＤ―Ａ変換器に代えることにより（新たに比較器を設置することを考慮しても）十分に低コスト化のねらいを達成することができる（なお、前掲甲第九号証及び甲第一〇号証は、いずれも本件出願後に刊行されたものであるが、前記認定に係る事実に照らし、右出願前後で差異を生じるものとは考えられない。）というべきであつて、被告の右主張は理由がない。
また、被告は、前記図５・４の変形システム適用の場合、別紙図面（三）のようにＤ―Ａ変換器を増設すればそれに伴つて当然デイジタル計算機側にも入出力端子や入出力制御用プログラムの増設変更をしなければならず、いたずらに装置を複雑化させることになり著しく不自然である旨主張する。
図５・３及び図５・４の変形システムを図５・２の装置に同時適用する場合の構成を別紙図面（三）のとおりであるとした場合、Ａ―Ｄ変換系にＤ―Ａ変換器を設置することによりデイジコンの演算結果Ｓｏを分配器を介してＤ―Ａ変換器に出力しなければならないが、そのためには入出力端子や入出力を分配制御するための入力制御プログラムを、アナログ出力をサンプルホールドに分配し制御することができるように変更しなければならないから、当然デイジタル計算機側にも入出力端子や入出力制御用プログラムの増設変更をしなければならない。
しかしながら、別紙図面（三）の構成図のものでも低コスト化のねらいを達成できることは前述のとおりであり、被告主張のように、別紙図面（四）の構成をとつた場合であつても、デイジコンから出力させるＡ―Ｄ変換演算過程の出力とＡ―Ｄ変換演算結果との出力とを夫々判別して、演算過程の出力は比較器へ出力し、演算結果の出力はサンプルホールドを介してアナコンへ送り出すように入出力プログラムを変更しなければならないことは同様であり、しかも、Ｄ―Ａ変換器をＤ―Ａ変換系とＡ―Ｄ変換系の双方に共用することによつてＤ―Ａ変換系とＡ―Ｄ変換系とを同時並列的に機能させることが困難となりハイブリツド計算機としての特質がそがれるおそれが当然に考えられるから、別紙図面（三）の構成図のもののみを取り上げて一方的にその構成が不自然であるとすることはできない。
さらに、被告は、本願発明と同様な装置においてＤ―Ａ変換器をＡ―Ｄ変換系とＤ―Ａ変換系とに共用する考え方は、周知例１及び周知例２にもみられるように、本件出願時において何ら新規性がなく周知であつたことを理由に、前記同時適用したものの構成図は別紙図面（四）のとおりである旨主張する。
しかしながら、周知例１及び周知例２にＤ―Ａ変換器をＡ―Ｄ変換系とＤ―Ａ変換系に共用する考え方が示されているとしても、引用例にはＤ―Ａ変換器をＡ―Ｄ変換系とＤ―Ａ変換系とに共用する旨の記載はもとより、このことを示唆する記載すら存せず、Ａ―Ｄ変換系の変形システム例を示す図５・４、Ｄ―Ａ変換系の変形システム例を示す図５・３のそれぞれにＤ―Ａ変換器が明示されていること、別紙図面（四）の構成ではＤ―Ａ変換系とＡ―Ｄ変換系とを同時並列的に機能させることが困難となりハイブリツド計算機としての特質がそがれるおそれがあることは前述のとおりであるから、周知例１及び周知例２に前記の考え方が示されていることを理由に、引用例の図５・３及び図５・４の変形システムを図５・２の装置に同時適用したものの構成図が別紙図面（四）のとおりであると認めることはできない。
３ 以上の認定事実によれば、引用例の図５・３及び図５・４の変形システムを図５・２の装置に同時適用した構成図は別紙図面（三）のとおりであり、この構成を本願発明の構成と対比すると、引用例記載のものにおいては、Ａ―Ｄ変換時に用いたＤ―Ａ変換器とは別のＤ―Ａ変換器を介し演算結果をサンプルホールド回路に出力しているから、本願発明の要旨とする「<７> この演算結果を前記デイジタルアナログ変換器を介して前記アナログ信号保持回路に出力する動作をなすことを特徴とするアナログ演算装置」なる構成を有しないものであり、その結果、本願発明の奏する作用効果「（ロ） Ｄ―Ａ変換器自身がもつ変換誤差等がＡ―Ｄ変換時とＤ―Ａ変換時とで相殺され、精度の良いアナログ演算結果を出力できる」という作用効果を奏することができないものというべきである。
そうであれば、原告の主張するその余の構成（<２>ないし<６>）について本願発明と引用例記載のものとを対比判断するまでもなく、審決は引用例記載のものの技術内容を誤認し、図５・４中のＤ―Ａ変換器は図５・２中のＤ―Ａ変換器と共通に使用されるものであるとした結果、引用例記載のものが本願発明の構成<７>を有しないものであり、作用効果（ロ）を奏し得ないものであることを看過誤認し、本願発明は引用例に記載された発明に基づいて当業者が容易になし得たものと判断したのであるから、違法であり、取り消しを免れない。
三 よつて、審決の違法を理由にその取消しを求める原告の本訴請求は正当としてこれを認容することとする。
〔編註その一〕 本願発明の要旨は左のとおりである。
<１> 入力アナログ信号を一つの入力とする比較器
<２> プログラムメモリ部と演算制御部とデータメモリ部とを有し前記比較器からの出力信号を入力とするプロセツサ
<３> このプロセツサから出力されるデイジタル信号をアナログ信号に変換しかつこのアナログ信号を前記比較器の他の一つの入力信号として与えるデイジタルアナログ変換器
<４> このデイジタルアナログ変換器の出力信号を前記プロセツサからの出力指令信号に従つてサンプル・ホールドするアナログ信号保持手段を具備し
<５> 前記プロセツサは、前記プログラムメモリ部に記憶されている信号に従つて前記比較器、プロセツサ及びデイジタルアナログ変換器で構成されるループによつて前記入力アナログ信号をデイジタル信号に変換し
<６> 次にこのデイジタル信号に前記データメモリ部及びまたはプログラム部に記憶されているデータを使用して所定の演算を施し
<７> この演算結果を前記デイジタルアナログ変換器を介して前記アナログ信号保持回路に出力する動作をなすことを特徴とするアナログ演算装置
（別紙図面（一）参照）
〔編註その二〕 本件における審決の理由の要点は左のとおりである。
１ 本願発明の要旨は、前項記載のとおりである。
２ これに対し、「パルス技術便覧（初版）」（日刊工業新聞社昭和四一年九月二〇日発行）第一〇六一～一〇六二頁（以下「引用例」という。）には、汎用デイジタル計算器、汎用アナログ計算器、アナログーデイジタル（以下「Ａ―Ｄ」という。）系、デイジタルーアナログ（以下「Ｄ―Ａ」という。）系及び制御信号系を有するハイブリツド計算器の全構成が図５・２及び同図の説明文として記載され、さらに「低コスト化をねらいとした変形システム」（第一〇六二頁第一五行）として、図５・３に「サンプルホールド回路によりＤ―Ａ変換器を減らした例」（同頁第一六行）が、また図５・４に「Ｄ―Ａ変換器とデイジタル計算器とによつてＡ―Ｄ変換作用を行なわせて、Ａ―Ｄ変換器を省略した例」（同頁第一六～第一八行）が、それぞれ記載されている（別紙図面（二）参照）。
ところで、図５・３及び図５・４は説明上必要な部分のみを示す略図であり、残余の部分を補つた全構成は、前記図５・２の記載によるほかない。そうすると、図５・３中のＤ―Ａ変換器は図５・２中の複数のＤ―Ａ変換器の一つと、また図５・４中のＤ―Ａ変換器は図５・２中のＤ―Ａ変換器と共通に使用されるものであると、それぞれ考えることが最も自然である。
したがつて、引用例には、次の(1)ないし(7)が開示されていると認められる。
(1) 入力アナログ信号（走査器の出力）を一つの入力とする比較器（図５・４）。
(2) 前記比較器からの出力信号を入力とするデイジコン（図５・４）。なお、このデイジコンすなわちデイジタル計算機が計算機として動作するものであるからには、プログラムメモリ部と演算制御部とデータメモリ部とを当然有すると考えられる。
(3) デイジコンから出力されるデイジタル信号をアナログ信号に変換しかつこのアナログ信号を前記比較器の他の一つの入力信号として与えるＤ―Ａ変換器（図５・４）。
(4) Ｄ―Ａ変換器の出力信号をサンプルホールド指令に従つてサンプルホールドするサンプルホールド回路（図５・３）。なお、デイジコンは数値信号とともに制御信号を出力しており（第一〇六一頁最下行～第一〇六二頁第一四行）、かつサンプルホールドの時点がデイジコンによる数値信号出力の時点と無関係ではあり得ないから、前記サンプルホールド指令は当然にデイジコンからの制御信号に従うと考えられる。
(5) デイジコンは、前記比較器、デイジコン及びＤ―Ａ変換器で構成されるループによつて前記入力アナログ信号をデイジタル信号にする（第一〇六二頁第一七行）。このようなＡ―Ｄ変換作用のためには、デイジコンがその中に当然有するプログラムメモリ部にＡ―Ｄ変換のためのプログラム信号が記憶されていなければならない。このことは、米国雑誌「ＥＤＮ」一九七四年四月五日号第三四～四〇頁（以下「周知例１」という。）「Design Ｄ／Ａ and Ａ／Ｄ interfaces for your computer」（特に第三八頁第６図参照。同図のタイトルには「モノリシツクＤＡ変換器がコンピユータによつてＡＤ変換をする。（a）。一連の近似ロジツクはコンピユータのサブルーチン（b）に記憶され、そのフローチヤートが（c）に示される。」とある。）や米国特許第三七三一三〇二号明細書（以下「周知例２」という。例えば、アブストラクト欄には「汎用コンピユータがアナログデイジタル変換に適用される。そのためスイツチとラダー回路網を用い、比較回路及びゲートとともに変換サブルーチンを実行する。」とあり、さらに詳しい内容は第二欄第三一行～第三欄第一二行や第四欄第一一行～第五欄第一四行に記載されている。）によつても、明らかである。
(6) デイジコンは、ＡＤ変換作用の次に（ＡＤ変換作用より前の時点ではあり得ない。）、その中に当然有するデータメモリ部及び又はプログラムメモリ部に記憶されているデータを使用して所定の「計算」（第一〇六一頁第一一行）をする。「計算」の目的として引用例には「航空機のシミユレーシヨン」ほか数例が記載されている（第一〇六一頁第二～五行）。
(7) 「計算結果」（第一〇六一頁第一一行、又はＳｏ）を前記Ｄ―Ａ変換器（図５・４）を介して出力する。Ｄ―Ａ変換器は前記のとおりＡ―Ｄ変換作用とアナログ出力とに共通に使用される。アナログ出力はサンプルホールド回路に供給することができる（図５・３、又は周知例１第三九頁第８図や周知例２参照）。以上により全体としてアナログ演算が行われる。
３ 本願発明（前者）と引用例記載のもの（後者）とを各構成部分につき対比するに、前者の<１>は後者の(1)と、以下同様に<２>は(2)と、<３>は(3)と、<４>は(4)と、<５>は(5)と、<６>は(6)と、<７>は(7)と、それぞれ格別の相違は認められない。また、構成全体を総合的に対比すると、前者は後者における二種の変形（図５・３及び図５・４）を同時に適用したものに相当するが、これら二種の変形が互に矛盾する点やそれらの同時適用を妨げる理由は、全く認められない。さらに目的効果の相違について検討しても、前者後者間に当業者が予測し得ない相違は見出せない。
４ 以上のとおり、前者すなわち本願発明は、後者すなわち引用例に記載された発明に基づいて当業者が容易になし得たものと認められ、特許法第二九条第二項の規定により特許を受けることができない。
〔編註その三〕 本件に関する図面は左のとおりである。
別紙図面（一）
<省略>
<省略>
<省略>
別紙図面（二）
<省略>
別紙図面（三）
<省略>
別紙図面（四）
<省略>